PATENT ABSTRACTS OF JAPAN

(11) Publication number:

63053967 A

(43) Date of publication of application: 08.03.88

(51) Int. CI

H01L 27/12 H01L 29/78 H03G 3/10

(21) Application number: 61196951

(22) Date of filing: 22.08.86

(71) Applicant:

SONY CORP

(72) Inventor:

SONEDA MITSUO HAYASHI HISAO


(54) INTEGRATED CIRCUIT SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To carry out favorable gain control where DC potential fluctuations are stationary and a dynamic range does not show a decrease by forming a well region on a SOI substrate and forming gate regions on the well through an insulation layer and controlling an electric field between the well region and the gate regions.

CONSTITUTION: A well 2 is formed on a substrate 1 and an insulator 3 is formed on the well 2 and then a MOS region including gates 7a@7b is formed on the insulator 3. Once a voltage between the well region 2 and gate regions 7a and 7b is controlled, a longitudinal electric field of each MOS transistor channel between the above well region and the gate regions varies and the mobility also varies to control gm of each MOS transistor. Thus a gain of output signals is controlled by controlling gm of each transistor.

COPYRIGHT: (C)1988,JPO&Japio



THIS PAGE BLANK (USPTO)

Concise explanation of the relevance with respect to

Japanese Laid-Open Patent Application No. 53967/1988

A. Relevance to the Above-identified Document

The following is an English translation of passages related to the present invention.

B. Translation of the Relevant Passages of the Document

[MEANS TO SOLVE THE PROBLEM]

The present invention relates to an IC semiconductor device, comprising:

- a substrate (1);
- a well (2) formed on the substrate (1);
- an insulating film (3) formed over the well (2);
- at least a gate domain (7a) formed on the insulating film (3),

for controlling a gain by changing an electric field between the gate domain and well.

THIS PAGE BLANK (USPTO)

19 日本国特許庁(JP)

@特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63 - 53967

Mint Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)3月8日

H 01 L 27/12 29/78 H 03 G 3/10

311.

久

7514-5F C-8422-5F A-7827-5J B-7827-5I

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

IC半導体装置

②特 顧 昭61-196951

焳

②出 頭 昭61(1986)8月22日

砂発明者 曽根田

光 生 東京都品川区北部

東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内

母 明 者 林

東京都品川区北品川6丁目7番35号

の出 願 人 ソニー株式会社 の代理 人 弁理士 伊藤 貞

外1名

._ ._ ._

発明の名称 IC半導体装置

特許請求の範囲

基板上にワエルを形成し、

このウエル上に絶縁層を配し、

との絶殺層の上に少くともゲート領域を形成して成り、

上記ゲート領域と上記りエル間の電界を変える ことにより利得を創御するようにした IC 半導体装 ほ。

発明の詳細な説明

で 30.5 で 5 m 20 で 2 変集上の利用分計] - で 40 m 20 が 30 i で 20 m 20 で 30 i で 2 m 20 で 30 i で 2 m 20 で 3 x 2 v - イーニ

ンシュレータ)を用いた利得制御アンプ等に選用して

が三字にはこうできれる IC半導体装置に関する。

これでよいうに 【発明の概要】

本発明はIC半端体製壁に関し、いわゆる SOI の 芸術にウェルを形成し、このウェル上に絶縁層を 介してゲート領域を設けることにより、このウェ ルとケート領域間の電界を制御して良好な利得制 御が行えるようにするものである。

〔従来の技術〕

IC半導体接受、例えば MOS 素子を用いた利得制御アンプは通常第3 図に回路図で示すように構成される。図にかいて、入力信号類似の両端がそれぞれ一対の MOS トランジスタ 83 83 のゲートに接てされ、とのトランジスタ 83 83 の ソースが互いに接続されて接続点が可変定電流類 84 を通じて接地される。さらにトランジスタ 83 のドレインが電流な子のに接続され、トランジスタ 83 のドレインが抵抗器 68 を介して電源増子 85 に接続されると共に、トランジスタ 93 のドレインから出力増子図が導出される。

そしてこの回路にかいて、可変定電光源のの電洗値 I_c を制御することにより、トランジスタの g_m が変化され、入力進子のに供給される入力は 号 V_{in} を利得制即した出力信号 V_{out} が出力進子のに取出される。

特開昭63-53967(2)

ところがこの回路では、利得制卵のために包液 慎 Icを制御した場合に出力信号 Voutの直流電位も 変動してしまう欠点がある。

> そ2組並列に設け(トランジスタ四~四)、との 塩疣原(トランジスタ船 (41))を差動構成にして逆 低性で電流値の制御を行うととが提案された。と れによれば直流電位の変動は発生しない。

> しかしながらとの回路では、回路構成が複雑に なると共に、電源接地間に接続されるトランジス タが1段増加するためにダイナミックレンジが波 少する欠点を生じてしまり。

[発明が解決しようとする問題点]

以上述べたように従来の技術では、利得制御を 行う場合に出力信号の直流電位が変動したり、メ イナミックレンジが減少してしまうなどの問題点 があつた。

[問題点を解決するための手段]

散けられる。

さらにとのインシュレータ(3)の上のクエル領域 (2) に対向する部分にクリコン暦(4) が設けられ、と のシリコン暦(4)の3箇所にそれぞれN型領域(4i) (4b)(4c)が形成される。またシリコン暦(4)の設け られない部分には絶縁層となる S10,(5)が設けられ - 1 m . る。

このシリコン層(4)の上の、N型領域(4a)と(4b)、 (4b)と(4c)の各間版部にそれぞれ SIO,(6a)(6b) 三三旦 (7a)(7b) が設けられる。またN型負収 (4a)(4e)に 芸芸(リトマルシュ) 接続されてアルミニユーム等からなるドレイン電 ,出表 - 三 三 6 三 - [編 (8a)(8c)が設けられ、 N 型 領域 (4a)に接続され、・ ラン ジスタ 04 の ドレイン (章 極 (8c)) から 出力 爆 世字語は李宗元世。不同じくソース電極(8b)が改けられる。 さられて一点 子のが導出される。 こうこ

の構成の全体の上に絶縁潜となる S10, (9)が設けら TOWERTER NO.

ほばもたらでも。 一従口てとの装置において、ソースが互いに接続。 - スプラグラグラ された一対の MOS トランジスタが形成され、とれ - - - - - - を用いて以下に述べるように盗動回路が将取され

本発明は、基板(1)上にウェル(2)を形成し、この ウエル上に絶縁層(3)を配し、この絶級層の上に少 くともゲート領域(70)を形成して成り、上記ゲー これに対して第4回に示すように、上述の回路 上領域と上記ウエル間の電界を変えることにより 利視を制御するようにしたIC半導体装置である。

(作用)

これによれば、ゲート領域とウエル間の電界が 変えられて各案子のモビリティが変化され、これ によつて各gmが変化されて利得制御が行われるの で、直流電位の変動やダイナミックレンジの減少 のない良好な回路装置を得ることができる。

〔 实施例〕

第1図にかいて、図は IC 半導体装置の変断面図 を示す。との図において、(1)はシリコン詐板上に 設けられた例えばP型サプストレートであつて、 とのサプストレート(1)の所定部にN型ウエル領域 (2)が形成される、このサプストレート(1)及びウェ ル領域(2)の上に絶録暦となるインシュレータ(3)が

すなわち第2図にかいて、入力信号 Vin の供給 される端子印がコンテンサロを介して一方の MOS トランシスタロのゲート(領域(7≥))に接続され 他方の MOS トランジスタ(4のゲート(負収(7b)) がパイアス電圧 Vb の電圧原印を通じて接地される と共に、両ケート(領域(7a)(7b))間が抵抗器us 介して接続される。さらに共通のソース(製在(Sb)) が電流値I。の定電流源切を通じて接地される。

またトランジスタ(I)のドレイン(電極(8a))が 電圧 Vpn の電弧端子叫に接続され、トランジスタ 04の ドレイン (電極 (8e)) が抵抗値 R の負荷抵抗 習似を通じて覚顔始子叫に接続される。そしてト

さらに上述のN型ウエル領域(2)から制御准子的 がみ出される。

従つてこの回路装置にかいて、端子如及びN型 ウエル領域(2)に与えられる電圧 Vcを制御すると、 とのクエル鎖坡(2)と各ゲート鎖攻 (7a)(7b)との間 の各 MOS トランジスタのナヤンネルの転方向の低

特別昭63-53967(3)

界が変化され、モビリテイが変化されて各 MOS トランソスタ(3040) g_{m1} , g_{m2} が制御される。

そしてとの場合に出力信号 Vout は


$$V_{out} = V_{oo} - \frac{I_o}{2} \cdot R + V_{in} \frac{R}{\frac{1}{g_{mi}} + \frac{1}{g_{m2}}}$$

で与えられ、各トランジスタの g_m が制御されるととによつて出力信号の利得が制御される。 なか利得は $V_c \simeq V_b$ のとき最大となり、 V_c が V_b から離れるに従つて波少する。


こうして出力信号の利得が創御されるわけであるが、上述の接触によれば利得制御時に回路を洗れる違流値 Ioが変化されないので、出力信号の直流レベルが変動されることがない。また電源接地間のトランジスタが 1 段のみなので、簡単な構成で広いダイナミックレンジを確保できる。

なかP型・N型の構成は逆でもよい。

また上述の構成でN型ウエル領域に搬送信号あるいは変調信号を供給するととにより、変調器あるいは掛算器等を構成するとともできる。



实施 例の提成図 第 1 図



回 珠 図 郊 2 図


[発明の効果]


との発明によれば、ゲート領域とウエル間の電 昇が変えられて各案子のモビリテイが変化され、 これによつて各 gm が変化されて利得制御が行われ るので直流電位の変動やダイナミックレンジの減 少のない良好な回路装置を得ることができるよう になつた。

図面の簡単な説明

第1回は本発明の一例の構成図、第2図はその 説明のための図、第3図,第4図は従来の技術の 説明のための図である。

(1) は P 型サプストレート、(2) は N 型 クエル領域、
(3) はインシュレータ、(4) はシリコン層、(5) (6a)
(6b)(9) は SIO₂ 、 (7a)(7b) はゲート領域、(8a)
(8c) はドレイン電極、(8b) はソース電極である。





(OTARU) ANALE BLANK (USPTO)

V: (c)